可允許創(chuàng)建多機(jī)架系統(tǒng)或與非PXI設(shè)備連接。

PXI總線擴(kuò)展模塊可通過(guò)PXI機(jī)箱的外圍插槽擴(kuò)展PXI總線，實(shí)現(xiàn)多機(jī)架系統(tǒng)配置或與外部設(shè)備（如RAID陣列或USRP（通用軟件無(wú)線電外設(shè)））硬件的連接。 通過(guò)軟件透明鏈路，模塊可允許所有連接的組件作為一個(gè)系統(tǒng)運(yùn)行。 您可以選擇各種布線和帶寬選項(xiàng)來(lái)滿足您的應(yīng)用吞吐量需求。

PCIe第1版規(guī)定每通道的基準(zhǔn)速率為2.5Gb/s(解碼后2.0Gb/s)，隨后的升級(jí)規(guī)范進(jìn)一步提高了數(shù)據(jù)傳輸速率并且增加了通道的數(shù)量從而可以提供更高的數(shù)據(jù)帶寬。同時(shí)提供了對(duì)用戶透明的降速機(jī)制以應(yīng)對(duì)高速設(shè)備與下游低速設(shè)備(因規(guī)范版本或通道數(shù)量不同)相連接的情況。

數(shù)據(jù)連接速率依賴于機(jī)箱、機(jī)箱插槽以及模塊，通常數(shù)據(jù)傳輸速率越高相應(yīng)的實(shí)現(xiàn)成本也越高。除了這些，用戶實(shí)際上并不需了解PCIe接口上數(shù)據(jù)管理的過(guò)程。

系統(tǒng)為樹狀結(jié)構(gòu)，一個(gè)單一的PCIe連接在此結(jié)構(gòu)下擴(kuò)展為多個(gè)連接，并可以進(jìn)一步擴(kuò)展更多下級(jí)連接。處于主干的分支(源于根復(fù)合體，Root Complex)的連接需要較大的帶寬以支持更多下游設(shè)備的數(shù)據(jù)流。

與PCI類似，所有信號(hào)流均需出入于根復(fù)合體，實(shí)際速率同時(shí)取決于PCIe接口和控制器處理所有數(shù)據(jù)和驅(qū)動(dòng)程序的能力。在PXI規(guī)范中添加了PCIe而稱為PXIe。與PXI和PCI的關(guān)系相同，PXIe規(guī)范中也包含了測(cè)試測(cè)量領(lǐng)域所需要的各種擴(kuò)展特性。

機(jī)箱推薦
在PXI和PXIe機(jī)箱之間存在互相兼容問(wèn)題，意味著需要用戶對(duì)系統(tǒng)進(jìn)行合理規(guī)劃以充分利用所有可用的槽位，Pickering公司推薦使用PXI，除非采用PXIe能夠帶來(lái)明顯的性能提高。在這種情況下我們強(qiáng)烈建議采用完全的混合機(jī)箱，后續(xù)章節(jié)會(huì)有進(jìn)一步描述。

PXI Multicomputing(PXImc)
PCIe初的設(shè)計(jì)是基于系統(tǒng)中只存在單一控制器，所有的通訊都在模塊與控制器間進(jìn)行。這種結(jié)構(gòu)是源于控制器需要通過(guò)PCIe接口對(duì)存儲(chǔ)器進(jìn)行讀寫，而此接口是在根復(fù)合體與終端設(shè)備之間同步操作。根復(fù)合體是系統(tǒng)的主控，一個(gè)系統(tǒng)中不能存在兩個(gè)根復(fù)合體。因此為了在兩個(gè)PCIe系統(tǒng)之間共享信息，需要采用另外的方式。

現(xiàn)實(shí)中確實(shí)需要在系統(tǒng)中采用分布式的運(yùn)算處理，例如基于GPIB/LXI的設(shè)備很多都具有自己的控制器來(lái)處理測(cè)量數(shù)據(jù)和反饋測(cè)試結(jié)果。分布式處理可以降低對(duì)高速控制器的依賴，而且與單一的中央控制器完成所有任務(wù)相比，整合多個(gè)運(yùn)算資源處理多項(xiàng)測(cè)試任務(wù)可以顯著提高系統(tǒng)的整體速度。